この日記でやること Vivado HLSの高位合成を使って、ZYBOのLEDを点滅させてみる日記の4日目。前回 […]
タグ: FPGA
【FPGA/HDL】Vivado HLS 高位合成体験記3日目：C++のテストベンチの作成
この日記でやること Vivado HLSの高位合成を使って、ZYBOのLEDを点滅させてみる日記の3日目。前回 […]
【FPGA/HDL】Vivado HLS 高位合成体験記2日目：C++のソースコードの作成
この日記でやること Vivado HLSの高位合成を使って、ZYBOのLEDを点滅させてみる日記の2日目。前回 […]
【FPGA/HDL】Vivado HLS 高位合成体験記1日目：プロジェクトの作成
この日記でやること 今まで高位合成（※）に触れようと思いつつ、なかなか機会が無かった。そこで今回は、Xilin […]
【FPGA/HDL】SignalTap II Logic Analyzerで「Ready to acquire」と表示されているのに実行(Run Analysis)が押せない
タイトルの通り、SignalTap II Logic Analyzerで「Ready to acquire」と […]
【FPGA/HDL】Nios II SBT for Eclipseで「symbol std could not resolved」errorと出るときの対処
最近、Nios IIを使う機会があるが、Nios II 16.1 Software Build Tools f […]
【FPGA/HDL】FPGAのPLブロックだけを使ってLチカ日記 3日目：ZYBOにJTAG経由でbitファイル書き込んでLED点滅)
今回やること 前回、ZYBOのLEDファイルを点滅させるRTLを書き、bitファイルを作成した。今回はいよいよ […]
【FPGA/HDL】FPGAのPLブロックだけを使ってLチカ日記 2日目：Vivado 2016.2 でZYBOのトップモジュール(LED点滅)を作成
今回やること 前回、ZYBO用のプロジェクトの作成まで行った。今回は、トップモジュールのRTLを書いてみる。 […]
【FPGA/HDL】FPGAのPLブロックだけを使ってLチカ日記 1日目：Vivado 2016.2 でZYBOのPLブロック用のプロジェクトを作成
放置してたZYBOで遊んでみる 買ったはいいけど全然使っていなかったZYBO。せっかくなのでブログのネタとして […]
【FPGA/HDL】Xilinx ISE14.7 でファンアウト数を確認する方法
自分用メモ。XilinxのISE(14.7で確認)で、各ネットのファンアウト数を確認したい場合、プロジェクトフ […]