【FPGA/HDL】Xilinx ISE14.7 でファンアウト数を確認する方法

投稿日:2015年10月19日
最終更新日:2018年11月4日

自分用メモ。XilinxのISE(14.7で確認)で、各ネットのファンアウト数を確認したい場合、プロジェクトフォルダ内の.twrファイルを適当なエディタで開き、チェックしたいネット名で検索をかける。そうすると信号の左側に

 net (fanout=102)

のようにファンアウト数が表示されている。また、Timing制約がmetせず、Timing違反が発生したときにピンポイントでその周辺のネットを確認したいときは、

「Design Summary」タブ→「Design Overview」→「Timing Constraints」

で青字を部分をクリック。「Met」がNoになっている(タイミング違反になっている)横の「Constraint」の青字をクリックすると.twxファイルが開き、タイミング違反が発生している部分のネットのファンアウトを確認することができる。


投稿者: wakky

映画と旅行が大好きなエンジニア。お酒、ゲーム、読書も好き。

コメントを残す

メールアドレスが公開されることはありません。

このサイトはスパムを低減するために Akismet を使っています。コメントデータの処理方法の詳細はこちらをご覧ください