12 7月 【FPGA】ZyboのPLブロックでHDMI映像を出力する:後編 HDL Wrapper生成&制約設定(FPGA + Verilogでゲーム機をつくろう日記9日目) ZyboのPLブロックでHDMI出力する 前回の日記でBlock Designが完成したので、今回は Block DesignからHDL Wrapperを作成してSynethesis ピン制約、タイミング制約の設定してI […]